|
|
幾個建議方案 :
m. n, o o( v0 O8 M6 | a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.9 v, w/ d. D; k
3 l& ?5 N o0 k% N9 J b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
5 Z+ k6 j9 @; k8 } I' ]2 }2 ^2 G: z) X( o6 T6 p
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
: ^% V/ |! M) w4 G4 U 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容# f c. z' s7 k, m
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增. @- e* o8 F C
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
; ~: n' f: R7 E# E% m
/ X3 p$ |* v) z) { d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在$ f8 K d ^1 F9 V2 P8 a: \
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
4 N7 G4 X" Z$ e- R4 f* w/ N% O. w9 @ ,而且要看是否影響到function)
0 \/ P9 ?; s% r
* x* q4 p* c# ~% ~' c1 S e. Data trace靠近Main chip端加約22 ohm左右的電阻
7 U$ O: m8 L, j7 F9 c8 x5 [& Z ~
f. 增加LCD panel與Main board之間的接地性
5 n$ c1 n* E& @ K+ D! ]% r6 D$ o' Z" ^, O0 I& O
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
) c. n" u% I1 R2 f" H8 |$ a W3 \4 G* e+ Z
h. Main chip / SDRAM / Flash的下一層應為GND plane! v* R# W ~2 P+ U; I j6 s& q. o
5 a" f% \0 T2 \) @2 H( N i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給3 K" W( P O4 O f& R8 d
這些線路走線用
7 G/ w. P: |- K& K
5 [6 n& O1 E) a' |& W" ~ j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路8 X: R3 H$ I0 U5 M+ g
: K; ]3 x, f# C' r
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,% }, |1 U. X0 ?) q
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
9 O* _/ y5 z1 H% s Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像4 w& h. ~) @6 s& n
6 I0 i9 g2 Q/ {2 Y, u' [* b
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or ; L* t1 O( T$ L% I, h N
Common mode choke or Capacitor解決,若無法則需加Core.2 C' {4 o' s3 F* T4 A# d. R, I" P
+ \4 h# a% h( U# H: R: Y, _
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
) u# t8 y- R0 y' g 無僅能依您所述判斷, |
|
/2 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-8-6 09:10
收藏
分享
好帖
鸡蛋
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
抢沙发
千斤顶
显身卡