|
|
幾個建議方案 :' {- w8 D6 U+ y$ l1 S9 K
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
6 d7 p$ y( t% ~! W$ A
5 n& h2 H1 U7 R b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)# W7 ~1 M# w. E
* X. C: M* s( }1 M) [1 [ }
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在' l8 D# ?: b5 h( \6 O* y, [
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
8 h- u. |* s' f8 C& ` 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
2 H9 W4 p$ Q: Z. p' |% o0 l 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
6 N- Z9 j3 ?1 X* s/ Y3 Q
) E$ P' [2 Z- `) ?9 G" b d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
9 G! g! h* o* J* P8 O 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
- z. O" M# I- e9 B7 a A& C2 q; @, I ,而且要看是否影響到function)
. d1 Z9 p5 X1 p' B
4 x# n! J" y& w: \1 ]+ [ e. Data trace靠近Main chip端加約22 ohm左右的電阻
: r3 w7 Q( R2 h( m0 f6 h7 s% p7 Y* a. A, O: g# L
f. 增加LCD panel與Main board之間的接地性6 c' @( `3 {& N- ^5 o, ?' ~
9 n- S8 S; Q4 C$ T, n g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起' J8 Z5 R! y% B4 I" C; l3 J
% a- s/ b3 e, y' ]0 i' ]
h. Main chip / SDRAM / Flash的下一層應為GND plane
4 [4 I Z$ |! g. T9 P' V/ j- Y/ `( |& [- E
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
; D- F* J. a; w/ v/ m' q7 V, v 這些線路走線用
" ?+ L+ g4 ?9 l+ J2 b. L! E
& w1 f5 |3 Q4 F* c j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
1 ~2 H( V, `! s- C# N) U I! \0 k3 I
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
9 s' s. V; S& J. @0 y l. e7 [ 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
" n$ w0 {3 K$ S% c) X# \. J1 P Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
7 ]" u- Q/ m' X% k# d( h
0 o7 w/ S$ m# i1 s( n7 M8 o l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
9 z7 s) q5 _% i) H( x2 r& g Common mode choke or Capacitor解決,若無法則需加Core.
A. p3 ]& f8 B" w0 t/ p) M! m4 Q7 y" y) e
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
; p) j' }: O: X$ f6 c- L 無僅能依您所述判斷, |
|
/2 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡