安规网

标题: 功率辐射的问题 [打印本页]
作者: bamboolight    时间: 2007-7-6 08:55
标题: 功率辐射的问题
对于晶振上的干扰,
" f; E8 ?* q" m+ G
( O, H2 v/ i  ~* a) t; K5 i在某一点上严重超标,是怎么解决的. n$ t: A$ l5 R/ z1 j
; P3 d& }9 @4 Q, J$ t  m
谢谢
作者: ds1983    时间: 2007-7-6 09:54
无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。
作者: bamboolight    时间: 2007-7-6 09:59
引用第2楼ds1983于2007-07-06 09:54发表的  :8 F/ X+ |1 E  J1 _4 _$ z
无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。
8 f9 _# j8 y2 H# l% @/ X$ N
是的,好象没有接地的
; c5 r7 b0 G' V# L; I+ t
( x8 ]) s6 h, ]! O. d% d4 x是客户的板,没有仔细看的" f1 m4 @  i- p0 d0 }2 f5 o
" H1 u$ }$ e# W; k4 k' w& N
是11.0592M这样的晶振
; H4 v3 j1 p+ `! X- n+ `: {5 o/ c
% B* r+ q2 D' a1 `8 e  [只有这一点是有问题的- L# ]3 X5 {- l. J; m

/ s2 r5 P- w) `" F头痛啊
作者: mypcb    时间: 2007-7-7 00:47
我的一点点经验，你可试试
8 o- o! X* @$ M/ M4 `$ E' S6 L1。晶振外壳接地
0 V. W) d3 Y2 X2。在不影响性能的情况下关联电阻在两端，以降低其幅度
9 u9 {1 F) {  v3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
: v2 W4 \* O' W( o2 M. q4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
5 e; k# @6 Y1 V/ W- I5。在电源线上加CORE
作者: bamboolight    时间: 2007-7-7 08:27
引用第4楼mypcb于2007-07-07 00:47发表的  :6 e" z) M& O& e1 t( H- U* R2 P6 W! S
我的一点点经验，你可试试* |7 T2 P7 {7 P- m- }
1。晶振外壳接地
2 x# S1 Q  J5 i$ V" J+ q& A# q3 N2。在不影响性能的情况下关联电阻在两端，以降低其幅度
2 R" M6 t3 O# M3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
' M8 S# ~: M* J4。还不行就将整个晶振上方用铜片包住接地进行屏蔽5 T+ c! [& ]( S( R/ P+ u- P2 V
.......
4 x' w& @) h1 ~" X8 ~
% j! m( [/ r0 o& T9 U
謝謝，" t0 S: Z* M' y2 k* N; e2 R

2 U- M: T# q6 I; `  ?  s6 H並聯電阻，一般是多大的呢？
8 {3 X; A4 @+ G: s! ^
2 h+ [! A+ Z( q3 H電源線有加的，信號線也有加，25*12*15的
作者: ds1983    时间: 2007-7-8 10:05
引用第4楼mypcb于2007-07-07 00:47发表的  :
$ Q8 K9 c/ J0 s- x  ?+ H2 K我的一点点经验，你可试试5 A7 T6 X# n& S% q) D( b7 h
1。晶振外壳接地
1 l2 B# f4 d' L7 Q5 k3 g2。在不影响性能的情况下关联电阻在两端，以降低其幅度
' U$ d$ l! D/ E+ @% L' E* z; X3 k3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致, y% t( p7 O3 g  P, R# E$ T
4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
. B7 @2 P) q/ \- y6 G.......
哈哈！mypcb兄回来了！欢迎欢迎！以后还请多指教！
作者: CHDYZ    时间: 2007-7-8 14:53
晶振外壳接地，接地的铜皮要比晶振的体积大，并且最好在接近电源处引此地线。另外很可能是布线引起的，并非晶振。
作者: mypcb    时间: 2007-7-9 17:34
引用第5楼bamboolight于2007-07-07 08:27发表的  :
' h; W+ b! u* m; [( e& h. Q+ t5 w& [3 D. T6 y" x2 e$ u% r

  z' ~6 s& B; c/ U9 m/ {5 d- c% {# ?- a6 D  H! W) Q& v0 c, T
謝謝，0 D4 r; \, v' g3 O) l
$ S* P# h4 D" g$ _1 h" u* G
.......
! G" l+ u0 S! [4 I- [: @# K
5 _& N% U. T0 n  T! ?  o5 P! F) v
可先并一个1M的试试,看会不会有所改善
作者: statics    时间: 2007-7-13 22:54
嗯，削减晶振的能量是一方面。另外，干扰是否可能由其他并排走的信号/控制线耦合而来？除了在电源线上加ferrite core，也可以试试在信号/控制线上加ferrite core、ferrite bead、瓷片电容等。效果总会有的，能否通过测试就多试试不同的参数组合吧。让客户一次次改PCB布线什么的太费时费力了。



欢迎光临 安规网 (http://bbs2.angui.org/) Powered by Discuz! X3.2